

ВИСНОВОК

**про наукову новизну, теоретичне та практичне значення
результатів дисертації «Моделі та методи верифікації
темпоральних моделей кінцевих автоматів на мовах опису апаратури»
здобувача ступеня доктора філософії
Пшеничного Кирила Юрійовича
за спеціальністю 123 комп'ютерна інженерія
галузі знань 12 інформаційні технології**

Науковий семінар проведений на засіданні кафедри Автоматизації проектування обчислювальної техніки «12» квітня 2024 р., протокол № 10.

1. Актуальність теми дисертації. *(стисло навести ступінь актуальності дисертаційного дослідження).*

Логічні системи управління є базовим вузлом будь-якої системи автоматизованого управління процесами. Особливе місце посідають системи реального часу (real time devices). Для таких систем швидкодія обробки вхідних та вихідних сигналів є критичною. Особливе місце у проектуванні та верифікації посідають системи реального часу (real time devices). Для таких систем швидкодія обробки вхідних та вихідних сигналів є критичною. Найпоширенішою моделлю представлення цифрових пристроїв є модель кінцевих автоматів, у якій вхідні сигнали представляють зовнішні події, дискретний алфавіт – внутрішні стани системи, а вихідні сигнали – керуючі сигнали. Питання проектування та верифікації моделей пристроїв реального часу на базі кінцевих автоматів є актуальним для сучасного стану галузі автоматизації проектування обчислювальної техніки. Дане дослідження спрямоване на розробку нових моделей часових кінцевих автоматів та методів верифікації з використання мов опису апаратури (Hardware Description Languages, HDLs).

2. Зв'язок теми дисертації з державними програмами, науковими напрямами університету та кафедри *(необхідно вказати, що тема дисертації відповідає науковому напрямку кафедри (зазначити назву кафедри та науковий напрям)*

Тема дисертації «Моделі та методи верифікації темпоральних моделей кінцевих автоматів на мовах опису апаратури» відповідає науковому напрямку кафедри Автоматизації проектування обчислювальної техніки – технічна діагностика цифрових систем логічного управління реального часу; автоматизація проектування та верифікації цифрових систем.

3. Мета і завдання дослідження.

Мета дослідження – зменшення часових витрат проектування та верифікації цифрових систем реального часу за рахунок впровадження HDL шаблонів.

Завдання дослідження:

1. Розробка HDL шаблонів на базі дискретних автоматів для розв'язання завдання проектування цифрових пристроїв реального часу.

2. Розробка методів верифікації темпоральних параметрів кінцевих часових автоматів на базі апарату асерцій.

3. Розробка методів тестопридатного проектування кінцевих часових автоматів за рахунок введення апаратної надлишковості на етапі проектування.

4. Розробка програмного комплексу автоматизації запропонованих методів верифікації та проектування.

4. Особистий внесок здобувача в отриманні наукових результатів *(характеристика особистого внеску має бути конкретизована та відобразити роль здобувача в розробленні нових наукових ідей, формулюванні конкретного наукового завдання, обґрунтуванні методики його розв'язання, обробці статистичного матеріалу, в проведенні експериментальних досліджень та інтерпретації отриманих результатів).*

Всі наукові і практичні результати отримані автором особисто. При виконанні досліджень здобувач брав участь як розробник методів верифікації часових керуючих автоматів в системах логічного управління, а також у розробці методів побудови часових легкотестованих автоматів.

5. Достовірність та обґрунтованість отриманих результатів та запропонованих автором рішень, висновків, рекомендацій *(підтверджується теоретичним розробленням (обґрунтуванням) базових положень, результатами апробації, відповідністю результатів, а також моделювання (розрахунку) експериментальних результатів, їх зв'язком з існуючими результатами, отриманими із застосуванням класичних методів (алгоритмів); відповідність результатам інших авторів, а також результатам, одержаним іншими методами; якщо наукова обґрунтованість підлягає сумніву, то необхідно перерахувати причини, що викликають ці сумніви, або акцентувати увагу на дискусійних питаннях).*

Отримані в процесі виконання досліджень наукові висновки і практичні результати з моделювання та верифікації пристроїв реального

часу на базі кінцевих автоматів є достовірними, що підтверджується достатньою кількістю проведених експериментів, точністю розрахунків, апробацією результатів на міжнародних науково-практичних конференціях, впровадженням результатів в освітній процес та виробництво.

6. Ступінь новизни основних результатів дисертації порівняно з відомими дослідженнями аналогічного характеру *(акцентувати увагу на відмінностях одержаних результатів від відомих раніше, описати ступінь новизни (вперше одержано, удосконалено, набуло подальшого розвитку))*

Наукова новизна отриманих результатів наступна.

1. Вперше запропоновано моделі верифікації темпоральних параметрів часових автоматів за допомогою апарату асерцій та формальних методів верифікації, що суттєво скоротило довжину та час діагностичного експерименту за рахунок підвищення спостережуваності кожного стану кінцевого автомату, а також дозволило підвищувати якість тесту.

2. Отримали подальший розвиток моделі та методи моделювання цифрових систем логічного управління з обробкою зовнішніх подій з невизначеною тривалістю, що дозволило значно розширити клас подієвих пристроїв логічного керування, які можуть бути представлені часовими автоматними моделями.

3. Отримали подальший розвиток моделі побудови легкотестованого часового автомату на основі введення апаратної надлишковості у HDL опис, що суттєво скоротило довжину тестової послідовності за рахунок підвищення керованості графової моделі часового автомату.

4. Удосконалено трьохкомпоненту HDL-модель кінцевого часового автомату з використання синтезуючої підмножини мов Verilog та VHDL, що на відміну від існуючих моделей, розширило клас систем логічного управління реального часу, які описуються за допомогою часових автоматів.

7. Практична цінність результатів дослідження та їх впровадження

(зазначити наукові галузі та розділи програм навчальних курсів, де можуть бути застосовані отримані результати, а також навести конкретні організації або галузі народного господарства, де вони можуть бути застосовані).

Практична значущість результатів роботи полягає у розробці шаблонів проектування HDL-моделей часових подієвих автоматів в системах логічного управління, а також процедур верифікації зазначених моделей у реальному часі. Запропоновані процедури підвищення

тестопридатності HDL-моделей, що дозволило скоротити часові витрати на верифікацію моделей часових подієвих автоматів. HDL-моделі часових подієвих автоматів реалізовані мовами опису апаратури Verilog та VHDL, синтезовані інструментальними засобами САПР Xilinx, що підтвердило їх працездатність.

Розглянуті методи було представлено на двох міжнародних конференціях у напрямку EDA. Результати дисертації у складі проектування пристроїв реального часу впроваджені у навчальний процес Харківського національного університету радіоелектроніки (акт про впровадження від 25.01.2024) та на підприємстві ТОВ «ТІМДЕВ».

8. Перелік наукових праць, які відображають основні результати дисертації. *(формується за ступенем важливості опублікованих робіт, де, в першу чергу, зазначаються статті у наукових фахових виданнях України та статті у наукових періодичних виданнях інших держав або у виданнях України, які входять до міжнародних наукометричних баз Scopus та/або Web of Science Core Collection, тези наукових доповідей) (Необхідно конкретизувати у вигляді короткого опису особистий внесок автора у колективно опублікованих працях; дати висновок про повноту викладення основних положень та результатів дисертаційної роботи у наукових працях.)*

1. Основні положення та результати дисертаційної роботи достатньо повно відображено у публікаціях автора. За результатами виконаних досліджень опубліковано 7 наукових робіт, серед яких , 5 – у наукових журналах, включених до «Переліку наукових фахових видань України», з них 1 – категорії А, що входять до наукометричної бази Web of Science; а також 3 тез доповідей у матеріалах міжнародних наукових конференцій, з них 1 входить до науково-метричної бази Scopus.

У роботах, опублікованих у співавторстві, здобувачу належать наступні результати.

Список публікацій здобувача, в яких опубліковані основні наукові результати дисертації:

1. Мірошник М.А., Шкіль О.С., Рахліс Д.Ю., Пшеничний К.Ю. Обробка подій у цифрових пристроях реального часу // Збірник наукових праць «Вісник ЧДТУ». 2023. №2. – С. 50-57. (Фахове видання категорії Б). DOI: <https://doi.org/10.24025/2306-4412.2.2023>

– розглянуто питання моделювання цифрових систем логічного управління з обробкою зовнішніх подій з невизначеною тривалістю;

2. Miroshnyk M.A., Shmatkov S. I., Shkil O. S., Miroshnyk A. M., Pshenychnyi, K. Y. Temporal events processing models in finite state machines // Radio Electronics, Computer Science, Control. (Фахове видання категорії А, Web of Science). 2023. №4. P. 49 - 57. DOI: <https://doi.org/10.15588/1607-3274-2023-4-5>.

– запропоновано трьохкомпонентний HDL-шаблон часового автомата з подіями невизначеної тривалості;

3. Хаханова Г. В., Пшеничний К.Ю. Методи верифікації темпоральних властивостей цифрових автоматів // *Радіоелектроніка та інформатика*. 2019. №3. С. 39-41. (Фахове видання категорії Б). DOI: [https://doi.org/10.30837/1563-0064.3\(86\).2019.214975](https://doi.org/10.30837/1563-0064.3(86).2019.214975).

– метод верифікації HDL-моделей пристроїв реального часу, в якому пропонується застосовувати механізм асерцій мови System Verlog;

4. Мірошник М.А., Пшеничний К.Ю., Шафранський А.В., Шкіль О.С. Підвищення тестопридатності часових автоматів Мура. // *Вісник Харківського національного університету імені В. Н. Каразіна, сер. «Математичне моделювання. Інформаційні технології. Автоматизовані системи управління»*. 2023. Вип. 58. С. 37-46. (Фахове видання категорії Б). DOI: <https://doi.org/10.26565/2304-6201-2023-58-04>

– метод підвищення тестопридатності цифрового пристрою реального часу за рахунок введення апаратної надлишковості;

5. Мірошник М.А., Пахомов Ю.В., Пшеничний К.Ю., Шафранський А.В. Асераційна верифікація моделей пристроїв реального часу з недетрмінованими зовнішніми подіями // *Інформаційно-керуючі системи на залізничному транспорті*. 2024. Інформаційно-керуючі системи на залізничному транспорті. Том 29, № 1. С. 37-44. (Фахове видання категорії Б). DOI: <https://doi.org/10.18664/ikszt.v29i1.300988>

– метод верифікації моделей пристроїв реального часу з обробкою зовнішніх подій з недетрмінованою тривалістю, що описані з використанням мов опис апаратури за допомогою апарату асерцій для опису темпоральної природи вищезазначених моделей.

9. Апробація основних результатів дослідження (*навести перелік конференцій, симпозіумів, семінарів тощо, місто та рік проведення*).

Результати роботи були представлені та обговорені на наступних конференціях:

1. A. Shkil, A. Miroshnyk, G. Kulak, K. Pshenychnyi Assertion Based Design of Timed Finite State Machine // *Proceedings of IEEE East-West Design & Test Symposium (EWDTS-2021)*, Batumi, Georgia. 2021, P. 1-4. DOI: [10.1109/EWDTS52692.2021.9581046](https://doi.org/10.1109/EWDTS52692.2021.9581046).

2. A. Shkil, K. Pshenychnyi Testable Design Of Moore Timed Digital Finite State Machines // *Proceedings of the 12-th International Scientific and Technical Conference*, Kharkiv, Ukraine. November 28, 2023 – December 01, 2023, P. 1-7.

3. Пшеничний К.Ю. Функціональна верифікація переходів кінцевих автоматів за допомогою мови System Verilog // *Матеріали 23 Міжнародного молодіжного форуму «РАДІОЕЛЕКТРОНІКА ТА МОЛОДЬ У ХХІ СТОЛІТТІ» 16–18 квітня 2019 р. Харків, 2019. С. 5-6.*

10. Оцінка структури дисертації, її мови та стилю викладення (зокрема, зазначити, що дисертація за структурою, мовою та стилем викладення відповідає вимогам МОН України).

Структура дисертації: 109 сторінок (з них 77 представляють основний текст) і містить: 4 розділи, 63 рисунка, 2 таблиці, список джерел з 102 назв (на 9 с.), 1 додаток (на 1 с.), анотації на 8 с.

З урахуванням зазначеного, на науковому семінарі кафедри *Автоматизації проектування обчислювальної техніки* **ухвалили:**

2. Дисертація Пшеничного К.Ю. «Моделі та методи верифікації темпоральних моделей керуючих автоматів на мовах опису апаратури» є завершеною науковою працею, у якій розв'язано наукову задачу проектування, верифікації та діагностування HDL-моделей пристроїв реального часу на основі часових кінцевих автоматів, що має важливе значення для *галузі знань 12 – Інформаційні технології*.

3. У 8 наукових публікаціях повністю відображені основні результати дисертації, 5 – у наукових журналах, включених до «Переліку наукових фахових видань України», з них 1 – категорії А, що входять до наукометричної бази Web of Science; а також 3 тез доповідей у матеріалах міжнародних наукових конференцій, з них 1 входить до науково-метричної бази Scopus.


3. Дисертація відповідає вимогам наказу МОН України № 40 від 12.01.2017р. «Про затвердження вимог до оформлення дисертації», Порядку присудження ступеня доктора філософії та скасування рішення разової спеціалізованої вченої ради закладу вищої освіти, наукової установи про присудження ступеня доктора філософії затвердженого постановою Кабінету Міністрів України № 44 від 12 січня 2022 року та вимогам ОНП 123 «Комп'ютерна інженерія (PhD)».

4. З урахуванням наукової зрілості та професійних якостей *Пшеничного Кирила Юрійовича* дисертація «Моделі та методи верифікації темпоральних моделей керуючих автоматів на мовах опису апаратури» рекомендується для подання до розгляду та захисту у разовій спеціалізованій вченій раді.

Рішення прийнято одногосно.

Головуючий на науковому семінарі кафедри
Автоматизації проектування обчислювальної техніки

д-р техн. наук, професор



Світлана ЧУМАЧЕНКО

Експерти :

Д-р техн. наук, професор



Геннадій КРИВУЛЯ

Канд. техн. наук, доцент



Інна ФІЛІПЕНКО